2024-12-02 11:43:07 +08:00
|
|
|
|
# sv_lib
|
|
|
|
|
|
|
|
|
|
|
|
sv_lib是一系列systemverilog lab的合集，帮助学习sv的特性。
|
|
|
|
|
|
|
|
|
|
|
|
## 项目列表
|
|
|
|
|
|
|
2024-12-02 21:32:42 +08:00
|
|
|
|
| 项目 | 描述 | 状态 | 备注 |
|
|
|
|
|
|
| ---------------------------- | ---------------------------------- | ---- | ---- |
|
|
|
|
|
|
| [1_hierarchy](./1_hierarchy) | 对层次路径的解析测试 | 100% | |
|
2024-12-06 13:53:45 +08:00
|
|
|
|
| [2_vcs_comp](./2_vcs_comp) | 使用三步编译和分块编译加快编译速度 | 100% | |
|
2024-12-02 14:34:53 +08:00
|
|
|
|
|
