# sv_lib
sv_lib是一系列systemverilog lab的合集，帮助学习sv的特性。
## 项目列表
| 项目 | 描述 | 状态 | 备注 |
| ---------------------------- | -------------------- | ------ | ---- |
| [1_hierarchy](./1_hierarchy) | 对层次路径的解析测试 | 开发中 | |
